Laporan Akhir Modul 4 Percobaan 1
1. Jurnal [kembali]
2. Hardware[kembali]
Module D'Lorenzo
Jumper
1. Panel DL 2203C.
2. Panel DL 2203D.
3. Panel DL 2203S.
4. Jumper.
3. Video Praktikum [kembali]
4. Analisa [kembali]
Analisa percobaan 1
1. Analisa Output yang dihasilkan tiap tiap kondisi
-Kondisi 1 = B3-B6 = 0, B0&B2 = 1, B1 =X
pada rangkaiannya B3 sampai B6 merupakan input untuk kaki set, B1 dont care sebagai inputan data nantinya, dan B0 merupakan input untuk kaki reset yang berlogika 1, dan B2 untuk mengaktifkan clock.
Setelah dijalankan, pada kondisi 1 data dari shift registernya bergeser satu per satu dan masuk satu per satu, maka kondisi 1 merupakan shift register SISO
- Kondisi 2= B3-B6 = 0, B1 = X, B2 = ↓, B0 = 1
sama dengan kondisi 1, disini yang berbeda hanya B2 yang pada rangkaiannya berfungsi sebagai clock nya. Jadi, setelah data dimasukkan pada B1 dengan mangubah posisi B2 dari 1 ke 0, maka semua data nya akan keluar dan menunjukan bahwa kondisi akan keluar dan menunjukan bahwa kondisi 2 merupakan shift register jenis SIPO
- Kondisi 3 = B3-B6=X, B1=0, B0 & B2 = 1
DIsini B3-B6 dont care dan merupkana tempat untuk menginput datanya, dan B1 = 0 menunjukan J &K nya tidak akan berubah. B0&B2 = 1, Jadi reset = 1 dan clock berjalan. Jadi setelah input dimasukkan secara serentak pada B3 - B 6, outputnya keluar satu per satu karena clock B2 aktif. Tetapi datanya langsung masuk serentak, dan menunjukan input paralel & outputnya serial yaitu PISO
- Kondisi 4 = B3 - B6 = X, B0= 1, B1 &B2 = 0
Bedanya dengan kondisi 3 yaitu B1= 0 jadi J dan K tidak berubah dan B2 = 0, maka clock tidak jalan dan B0 untuk kaki reset yang inputnya 1, berarti tidak aktif , disini pada rangkaian, kita memasukkan input secara bersamaan pada B3- B6 , maka outputnya langsung keluar bersamaan, dan tidak bergeser karena clocknya tidak jalan, dan menunjukan bahwa kondisi 4 merupakan Shift Register jenis PIPO
2. Jika gerbang And pada rangkaian di hapus, sumber clock dihubungkan langsung ke Flip flop, bandingkan output yang didapatkan
Jika AND dihapus, maka sumber clock tidak akan bisa diatur. jika ada gerbang AND dan B2, Maka clock dapat dihidup matikan, jika gerbang AND dihapus, maka akan berpengaruh ke kondisi 2 dan 4 yang dimana kondisi 2 tidak dapat mengeluarkan data karena clocknya terus berjalan dan sifatnya berubah dari SIPO ke SISO. untuk kondisi 4, outputnya juga tidak keluar bersamaan tapi satu persatu yangmengubah dari PIPO ke PISO. jadi clock berperan untuk output paralel
5. Link Download [kembali]
File Video [download]
File HTML [download]
Tidak ada komentar:
Posting Komentar