percobaan 1 kondisi 12
Buatlah rangkaian seperti gambar percobaan 1 dengan output di output di batasi sampai 1011
3. Prinsip Kerja Rangkaian [Kembali]
Pada percobaan 1 kondisi 12 ini dirangkai suatu rangkaian Shift Register (register geser) jenis SISO keluaran output 4 bit dengan perwakilan output setiap urutan bit disertakan logicprobe pada output Q nya.
terlihat juga pada rangkaian diatas jenis JK flip flop yang dipakai merupakan jenis yang RS nya active low, jadi agar input dari JK flip flopnya mengikuti kaki J dan K kita harus memberi input 1 pada kaki R dan S nya agar hasil output nanti nya akan mengikuti J dan K serta clocknya.
dan untuk memasukan nilai data tersebut pada shift registernya kita dapat mengubah ubah SW6 agar datanya sampai ke dalam shift registernya dan nilai tereebut akan terus bergeser sesuai dengan berjalannya clock, yang dimana clocknya aktif saat rise time, maka data nya akan bergeser saat rise time
4. Video [Kembali]
5. Link Download [Kembali]
File Video Rangkaian download
Tidak ada komentar:
Posting Komentar