a. Percobaan 1 Kondisi 14

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=1, B3=clock, B4=0, B5=dont care , B6=0


2. Rangkaian simulasi [Kembali]




terlihat pada rangkaian, ada jk flip flop dan d flip flop, yang dimana 

pada jk flip flop  

B0 yang berlogika 0 kaki nya menuju input R, dan B1 yang berlogika 1 kaki nya menuju input S. dan terdapat bulatan yang ada pada input R dan S yang berarti inputnya merupakan input active low yang dimana akan aktif saat berlogika 0. dan pada kaki R dan S berlogika 1  maka input nya tidak aktif dan tidak dipakai dan yang akan dipakai yaitu input dari J dan K yang dimana B2 yang berlogika 1 kaki nya menuju input J dan B4 yang berlogika 0 kaki nya menuju input K. dan terlihat input nya active high dimana aktif saat berlogika 1 dan J nya aktif maka Q yang dihasilkan bernilai 1 dan Q' bernilai 0.

pada D flip flop
dan pada D flip flop,  B0 yang berlogika 0 kaki nya menuju input R, B1 yang berlogika 1 kaki nya menuju input S. dan terdapat bulatan yang ada pada input R dan S yang berarti inputnya merupakan input active low yang dimana akan aktif saat berlogika 0. dan pada kaki R dan S berlogika 1  maka input nya tidak aktif dan tidak dipakai dan yang akan dipakai yaitu input dari
dari D tetapi karena disini B5 di kondisi dont care maka apapun input nya tidk akan berpengaruh kepada outputnya nanti, jadi perubahan output disini mengikuti input dari clock tersebut dan bersifat asyncronus dan dilihat input dari clock merupakan active high maka, outputnya akan berubah jika input clock nya berubah dari 0 ke 1.







Download Video disini
Download HTML disini
Dowload Rangkaian disini
Download Datasheet Disini



















Tidak ada komentar:

Posting Komentar