a. Percobaan 2 Kondisi 17
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0=0, B1=1, B2=clock
pada prcobaan ini terlihat JK flop flop yang input J dan K nya di satukan dan disambungkn ke power yang dimana hasilnya yaitu T flip flop disini B0nya bernilai 0 dan B1 nya bernilai 1 dan B2 nya di clock. dan disini teerlihat input dari R dan S yang Berasal dari B0 dan B1 bersifat active low yang akan aktif saat berlogika 0 dan disini yang aktif itu merupakan input R karena R nya o. dan sifat dari input R itu merupakan Reset menjadi 0 maka hasilnya yaitu pada output Q berlogika 0
Download Video disini
Download HTML disini
Download Rangkaian disini
Download Datasheet Disini
Tidak ada komentar:
Posting Komentar